Pat

J-GLOBAL ID：200903050054918049

半導体装置の製造法

Inventor： 斎藤 郁夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991231469
Publication number (International publication number)：1993074928
Application date： Sep. 11, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】U形溝アイソレーションの形成の際に、不純物イオン打込みの際に溝側面から浸出するイオンがシリコン基板に導入されることによって生じるリーク不良をなくす。【構成】シリコン基板1とその一主面を選択的にエッチングすることによりあけられたU形溝2、およびイオン打込みの際のイオンの側面から浸出したイオンがシリコン基板側面に導入されるのを妨げるための保護膜3aより達成される。【効果】チャネルストッパ形成のためにボロンイオン打込みを行なう場合に、U形溝底面にボロンは打込まれるが、溝側面にはシリコン酸化膜が厚さを保っているためにボロンが導入されることはなくアイソレーション溝側面にそってのリークの発生を防ぐことができる。

Claim (excerpt)：

シリコン半導体基板の一主面を選択的にエッチングしてU形溝をあけ、前記U形溝内に半導体酸化膜を介して多結晶半導体を堆積することにより前記シリコン半導体基板にアイソレーション部を形成する半導体装置の製造法において、チャネルストッパ用の不純物イオン打込みを行なうに際して、前記U形溝側面から浸出してきたイオンが対面の側面のシリコン基板に入り込むのを防ぐための膜を溝側面に形成したことを特徴とする半導体装置の製造法。

IPC (2)：

H01L 21/76 ,  H01L 21/265