Pat

J-GLOBAL ID：200903050063111409

強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法

Inventor： 福田 幸夫 ,  青木 克裕 ,  沼田 乾
Applicant, Patent owner： 日本テキサス・インスツルメンツ株式会社
Agent (1)： 佐々木 聖孝
Gazette classification：公開公報
Application number (International application number)：1996054140
Publication number (International publication number)：1997223779
Application date： Feb. 16, 1996
Publication date： Aug. 26, 1997
Summary：

【要約】【課題】 SiO2 絶縁層5の表面に対する密着性を良好にすると共に、キャパシタ下部電極12の抵抗増加が実質的に生じない強誘電体キャパシタを提供すること。【解決手段】 SiO2 絶縁層5上に、下層のTi薄膜10と上層のPt薄膜11とからなる下部電極12、PZT膜13及びPtの上部電極14が順次積層されて形成されたキャパシタCAPを有するメモリセルM-CELにおいて、Ti薄膜10の厚さは 0.5nm、Pt薄膜11の厚さは 100nmとしている。

Claim (excerpt)：

下部電極と、この下部電極上の強誘電体膜と、上部電極とを具備し、絶縁層上に設けられた強誘電体キャパシタであって、前記下部電極が前記強誘電体膜側の上層と前記絶縁層側の下層とを有し、この下層が前記絶縁層を還元する材料を含みかつ 0.5〜1.0nm の厚みを有している強誘電体キャパシタ。

IPC (6)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 29/78 371