Pat
J-GLOBAL ID：200903050081991351

平坦化パターンの生成方法

Inventor：
土肥 哲也

About 土肥 哲也


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 中島 淳 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999201454
Publication number (International publication number)：2001028353
Application date： Jul. 15, 1999
Publication date： Jan. 30, 2001
Summary：
【要約】【課題】 簡易な方法で平坦化パターンを生成することができると共に、計算処理の負荷を下げることができる平坦化パターンの生成方法を提供することを目的とする。【解決手段】 平坦化パターンを生成する領域をグリッド状に分割し、LSIレイアウトパターンを配置する(100)。LSIレイアウトパターンを値Lで拡大処理を行い(102)、グリッド座標がそれぞれ拡大処理された拡大図形の外側の領域にあるか否か判定し(104)、グリッド座標が外側の領域にある場合に平坦化パターンを生成する(106、108)。
Claim (excerpt)：
LSIレイアウトパターンが配置されたLSIチップ表面の平坦化を行うために生成する平坦化パターンの生成方法であって、前記LSIチップの領域をグリッド状に分割する第1の処理と、前記LSIレイアウトパターンを所定の大きさに拡大変換又は縮小変換する第2の処理と、前記第1の処理によって分割された各々のグリッドが、前記第2の処理により変換されたLSIレイアウトパターンの領域の内側又は外側であるかを判別する第3の処理と、前記第3の処理に基づいて、平坦化パターンの生成位置を決定するする第4の処理と、を含むことを特徴とする平坦化パターンの生成方法。
IPC (2)：
H01L 21/304 622 ,  H01L 21/82
FI (2)：
H01L 21/304 622 X ,  H01L 21/82 C
F-Term (6)：
5F064DD08 ,  5F064DD10 ,  5F064DD18 ,  5F064DD50 ,  5F064HH10 ,  5F064HH15
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM