Pat
J-GLOBAL ID:200903050121393428

半導体基材及び半導体基材の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1996189422
Publication number (International publication number):1997100197
Application date: Jul. 18, 1996
Publication date: Apr. 15, 1997
Summary:
【要約】【課題】 多孔質シリコン層上により結晶欠陥の低減されたエピタキシャルシリコン層を配することが困難。【解決手段】 多孔質単結晶シリコン層101上に、非多孔質単結晶シリコン層102を成長させて構成する半導体基材の製造方法において、前記非多孔質単結晶シリコン層102の成長速度を、該非多孔質単結晶シリコン層102が前記多孔質単結晶シリコン層101の孔の径に相当する層厚まで成長した時の結晶成長面の残留孔密度が1000/cm2 より少なくなるような小さな値に制御して前記非多孔質単結晶シリコン層102を成長させる。
Claim (excerpt):
多孔質単結晶シリコン層上に、非多孔質単結晶シリコン層を成長させて構成する半導体基材の製造方法において、前記非多孔質単結晶シリコン層の成長速度を、該非多孔質単結晶シリコン層が前記多孔質単結晶シリコン層の孔の径に相当する層厚まで成長した時の結晶成長面の残留孔密度が1000/cm2 より少なくなるような小さな値に制御して前記非多孔質単結晶シリコン層を成長させることを特徴とする半導体基材の製造方法。
IPC (3):
C30B 29/06 504 ,  H01L 21/205 ,  H01L 27/12
FI (3):
C30B 29/06 504 A ,  H01L 21/205 ,  H01L 27/12 B
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page