Pat

J-GLOBAL ID：200903050138319841

論理回路

Inventor： 山品 正勝
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992007023
Publication number (International publication number)：1993211437
Application date： Jan. 20, 1992
Publication date： Aug. 20, 1993
Summary：

【要約】【目的】集積回路の高速化および大規模化に適した基本的論理回路を提供する。【構成】NMOSトランジスタN3 ,N4 を直列に接続し、NMOSトランジスN5 ,N6 を直列に接続する。NMOSトランジスタN3 ,N5 への信号同志のの極性を互い逆にし、NMOSトランジスタN4 ,N6 への信号同志の極性を互いに逆にし、4つのNMOSトランジスタのゲート電極への信号も互いに反転関係にする。出力端子8に出力される排他的論理和と、同時に出力端子5に出力される否排他的論理和を、BiCMOS増幅回路に入力して次段の論理回路を駆動する。次段の論理回路のゲート入力端子3,2にはプルアップ用PMOSトランジスタP5 ,P6 を設けてNMOSトランジスタN3 〜N6 のゲート入力信号の高レベルを電源電圧まで上げる。

Claim (excerpt)：

一対の信号入力端子間に二つのトランジスタが直列に接続されてなるパストランジスタ回路を二組設け、一方のパストランジスタ回路を構成するトランジスタと、他方のパストランジスタ回路を構成するトランジスタとを一つずつ組合せて二組のトランジスタ対となし、一方のパストランジスタ回路の信号入力端子と、これに対応する他方のパストランジスタ回路の信号入力端子のそれぞれに、互いに反転関係にある信号をそれぞれ入力し、前記二組のトランジスタ対のそれぞれの導通状態を、互いに反転関係にある信号でそれぞれ制御することを特徴とする論理回路。

IPC (4)：

H03K 19/20 ,  H03K 19/08 ,  H03K 19/0944 ,  H03K 19/21