Pat

J-GLOBAL ID：200903050169111220

半導体装置の製造方法

Inventor： 伊藤 裕志
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992111092
Publication number (International publication number)：1993308104
Application date： Apr. 30, 1992
Publication date： Nov. 19, 1993
Summary：

【要約】【目的】 多層配線の形成方法に特徴を有する半導体装置の製造方法に関し、配線の信頼性が高い半導体装置を提供する。【構成】 半導体基板1の上に抵抗率が低い第1の金属膜2を形成し、その上に耐エッチング性が高い第2の金属膜3を形成し、この第1の金属膜2と第2の金属膜3を加工して第1の金属配線4を形成し、その上に第1の絶縁膜5を形成し、この第1の絶縁膜5を貫通して第1の金属配線4に達する接続孔6を形成し、この接続孔6の底面に露出する第1の金属配線4に含まれる第2の金属膜3に接続用金属7を選択的に埋め込み、この接続孔に埋め込まれた接続用金属7を覆って、第1の絶縁膜の上に第2の金属配線8を形成する。

Claim (excerpt)：

半導体基板上に抵抗率が低い第1の金属膜を形成する工程と、該第1の金属膜の上に耐エッチング性が高い第2の金属膜を形成する工程と、該第1の金属膜と該第2の金属膜を加工して第1の金属配線を形成する工程と、該第1の金属配線を覆って、該半導体基板上に第1の絶縁膜を形成する工程と、該第1の絶縁膜を貫通して、該第1の金属配線上に達する金属配線接続用の接続孔を形成する工程と、該接続孔の底面に露出した該第1の金属配線に含まれる該第2の金属膜に対して接続用金属を選択的に埋め込む工程と、該接続孔を覆って、該第1の絶縁膜の上に第2の金属配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/3205