Pat

J-GLOBAL ID：200903050177610103

MOSトランジスタの製造方法

Inventor： ヒョン・サン・ヘン
Applicant, Patent owner： エルジイ・セミコン・カンパニイ・リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1993289818
Publication number (International publication number)：1995226499
Application date： Oct. 27, 1993
Publication date： Aug. 22, 1995
Summary：

【要約】【目的】 従来より工程の単純化されたLDD MOSトランジスタの製造方法を提供すること。【構成】 第1導電型の半導体基板(31)上に酸化膜とポリシリコン膜を蒸着しパターニングしてゲート絶縁膜(33)およびゲート(35)を形成するステップと、N2O 雰囲気下において1回のアニーリング工程を施してRNO膜(37)を基板全面に形成するステップと、ゲート(35)をマスクとして第2導電型の不純物をイオン注入して低濃度のソース/ドレーン領域(39)を形成するステップと、基板全面に酸化膜を蒸着し異方性エッチングしてRNO側壁(41)とスペーサ(43)を形成するステップと、スペーサ(43)およびゲート(35)をマスクとして第2導電型の不純物をイオン注入して高濃度のソース/ドレーン領域(45)を形成するステップとを含む。

Claim (excerpt)：

第1導電型の半導体基板(31)上に酸化膜とポリシリコン膜を蒸着し、パターニングしてゲート絶縁膜(33)およびゲート(35)を形成するステップと、N2O 雰囲気下において1回のアニーリング工程を施してRNO膜(37)を基板全面に形成するステップと、ゲート(35)をマスクとして第2導電型の不純物をイオン注入して低濃度のソース/ドレーン領域(39)を形成するステップと、基板全面に酸化膜を蒸着し、異方性エッチングしてRNO側壁(41)とスペーサ(43)を形成するステップと、スペーサ(43)およびゲート(35)をマスクとして第2導電型の不純物をイオン注入して高濃度のソース/ドレーン領域(45)を形成するステップと、を含むことを特徴とするMOSトランジスタの製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336