Pat
J-GLOBAL ID：200903050225347835
半導体装置の電極形成方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
藤谷 修
Gazette classification：公開公報
Application number (International application number)：1995319489
Publication number (International publication number)：1997139387
Application date： Nov. 13, 1995
Publication date： May. 27, 1997
Summary：
【要約】【課題】はんだバンプの高さ及び組成比のばらつきを低減すること。【解決手段】シリコンから成るウエハ1上の略中央に矩形状に所定の配列で複数のはんだバンプ3が形成され、バンプ形成パターン1aを構成している。バンプ形成パターン1aの周囲にはその各辺に沿ってはんだ付着エリア1bが設けられ、電解めっき時にはんだ付着エリア1bにはんだを付着させながらはんだバンプ3を形成する。これによりバンプ形成パターン1aの端部における電流密度が緩和し、バンプ形成パターン1aの中心部と端部における高さ及び組成比のばらつきが低減してはんだバンプ3が形成される。
Claim (excerpt)：
電解めっきによる半導体装置の電極形成方法において、基板上に電極が付着されるべき第一の領域と、該第一の領域の周囲に金属層が付着されるべき第二の領域を形成し、前記第二の領域に前記金属層を付着させると同時に、前記第一の領域上に前記電極を付着することを特徴とする半導体装置の電極形成方法。
Patent cited by the Patent：
Return to Previous Page
