Pat

J-GLOBAL ID：200903050234999225

端子及びその製造方法

Inventor： 伏見 功
Applicant, Patent owner： スター精密株式会社
Agent (1)： 畝本 正一
Gazette classification：公開公報
Application number (International application number)：1994128237
Publication number (International publication number)：1995320800
Application date： May. 18, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】 半田の付着範囲を最適化し、半田接続の信頼性を高めた端子及びその製造方法を提供する。【構成】 被固定部材(プリント基板20)に端子本体(2)を固定する固定部(4)とともに、半田(28)によって前記被固定部材に接続すべきフランジ(4)を形成した端子であり、フランジは、その周面部側に前記被固定部材の接続面(導体パターン24)に対向する半田付け面(14)を形成するとともに、半田付け面の半田付着範囲を制限する半田付着抑制部(18)を形成したものである。

Claim (excerpt)：

被固定部材に端子本体を固定する固定部とともに、半田によって前記被固定部材に接続すべきフランジを形成した端子であって、前記フランジは、その周面部側に前記被固定部材の接続面に対向する半田付け面を形成するとともに、前記半田付け面の半田付着範囲を制限する半田付着抑制部を形成したことを特徴とする端子。

IPC (2)：

H01R 9/09 ,  H01R 43/16

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭48-104072
  
• 回路基板へのリード端子接合方法
  Gazette classification：公開公報   Application number：特願平5-027594   Applicant：松下電工株式会社