Pat

J-GLOBAL ID：200903050240110272

デルタシグマ変調器

Inventor： 十倉 淳 ,  服部 真司
Applicant, Patent owner： シャープ株式会社
Agent (1)： 川口 義雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994265147
Publication number (International publication number)：1996125541
Application date： Oct. 28, 1994
Publication date： May. 17, 1996
Summary：

【要約】【目的】 回路規模の増加や消費電流を増大させることなく、絶対値が等しくなるように高度に調整された正負のリファレンス電源の不要なデルタシグマ変調器を提供する。【構成】 入力信号と帰還信号とを加算する加算回路81と、加算回路81の出力を積分する積分回路82と、積分回路82の出力をA/D変換するアナログ・デジタル変換回路28と、アナログ・デジタル変換回路28の出力信号を遅延させるフリップ・フロップ29と、フリップ・フロップ29の出力に応じた電荷を出力するキャパシタ36、37と、キャパシタ36、37に電源電位とグランド電位を加えるスイッチ32、33と、帰還デジタル信号及びその反転信号によってキャパシタ36、37に加える電圧を切り替えるスイッチ30、31、及びこれらのスイッチによって切り替えられた電圧とキャパシタ35、36とを接続するスイッチ34、35を有するデジタル・アナログ変換回路83とが配設されている。

Claim (excerpt)：

入力信号と帰還信号とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、前記積分手段の出力を量子化してデジタル信号に変換するアナログ・デジタル変換手段と、前記アナログ・デジタル変換手段の出力を遅延する遅延手段と、前記遅延手段の出力を復号化して前記帰還信号を出力するデジタル・アナログ変換手段からなるデルタシグマ変調器であって、前記加算手段は第1の期間において入力電圧により充電される第1のキャパシタを有しており、第2の期間に前記第1の期間に第1のキャパシタに充電された電荷と前記デジタル・アナログ変換手段からの帰還信号の電荷とを加算し、前記積分手段は演算増幅手段と演算増幅手段の出力と負入力を接続する第2のキャパシタとを有しており、前記デジタル・アナログ変換手段は第3のキャパシタと、前記第3のキャパシタと等しい容量を有する第4のキャパシタと、前記第1の期間において、第3のキャパシタを第1の電圧源で充電し、第4のキャパシタを第2の電圧源で充電し、第2の期間において、前記遅延手段の出力が0である場合は、第3のキャパシタに加える電圧を第2の電圧源に切り替えて第2の電圧源の電位から第1の電圧源の電位を差し引いた電圧と第3のキャパシタの静電容量とを乗じた電荷を出力し、前記遅延手段の出力が1である場合は、第4のキャパシタに加える電圧を第1の電圧源に切り替えて第1の電圧源の電位から第2の電圧源の電位を差し引いた電圧と第4のキャパシタの静電容量とを乗じた電荷を出力するよう電圧源を切り替える切り替え手段とを有することを特徴とするデルタシグマ変調器。

IPC (2)：

H03M 3/02 ,  H03H 19/00