Pat
J-GLOBAL ID：200903050256521957

半導体装置の製造方法および半導体装置

Inventor：
高村 孝士

About 高村 孝士


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997294592
Publication number (International publication number)：1998303423
Application date： Oct. 27, 1997
Publication date： Nov. 13, 1998
Summary：
【要約】【課題】 チャンネル領域の不純物分布の制御性を向上できるようにする。【解決手段】 シリコン基板10にNウエル領域12を形成したのち、シリコン基板10を95%水蒸気雰囲気中で酸化して約30nmの第1犠牲酸化膜14を形成する。その後、第1犠牲酸化膜14を緩衝フッ酸処理によって除去し、続いて再び95%水蒸気雰囲気中で約5nmの第2犠牲酸化膜16を形成する。次ぎに、第2犠牲酸化膜16をイオン注入時の透過膜としてBF2 イオンを打ち込むチャンネルドープを行う。そして、パンチスルー耐性を向上させるAsイオンの打ち込みをしたのち、緩衝フッ酸処理によって第1犠牲酸化膜16を除去する。その後、通常のMOSFETの製造と同様に、ゲート酸化膜18、ゲート電極20、ソース26、ドレイン28を形成して埋め込み型PチャネルMOSFETにする。
Claim (excerpt)：
ソース、ドレインおよびゲートを有する半導体装置の製造方法において、半導体基板の表層部を酸化して犠牲酸化膜を形成する工程と、この犠牲酸化膜を除去する工程と、前記半導体基板の少なくともチャンネルとなる領域に不純物を注入するチャンネルドープ工程と、前記半導体基板の表面にゲート酸化膜を形成する工程と、このゲート酸化膜の上部にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 29/78 ,  H01L 21/265 ,  H01L 21/336
FI (4)：
H01L 29/78 301 H ,  H01L 21/265 H ,  H01L 29/78 301 P ,  H01L 29/78 301 G
Patent cited by the Patent：
Cited by examiner (9)
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平7-135225   Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
  • 半導体装置およびその製造方法
    Gazette classification：公開公報   Application number：特願平5-351053   Applicant：株式会社東芝
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平4-343683   Applicant：シャープ株式会社
Show all

Return to Previous Page

TOP

BOTTOM