Pat
J-GLOBAL ID：200903050258378078
不揮発性半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996278395
Publication number (International publication number)：1998125082
Application date： Oct. 21, 1996
Publication date： May. 15, 1998
Summary：
【要約】 (修正有)【課題】 ベリファイ読み出し時にソース線の寄生抵抗によるソース線電位上昇の影響を回避でき、メモリセルのしきい値分布のバラツキを抑制できる不揮発性半導体記憶装置を実現する。【解決手段】 選択された一ページ分のメモリセルに対して、書き込みデータに応じてプログラム動作を行い、全ての書き込みメモリセルのしきい値電圧がベリファイしきい値電圧VTHに達するまで、書き込みとベリファイ読み出しを繰り返して行う。その後の検証動作において、プログラムを終えた一ページ分のメモリセルに対して、書き込みデータを再度ロードし、ロードデータに応じて、ベリファイ読み出しを行い、全ての書き込みメモリセルのしきい値電圧がベリファイしきい値電圧VTHに達するまで、書き込みとベリファイ読み出しを繰り返して行うので、書き込みメモリセルのしきい値分布のバラツキを抑制できる。
Claim (excerpt)：
複数のメモリセルが行列状に配置され、書き込みデータに応じて、同一のワード線に接続された一ページ分のメモリセルに対して、書き込みを行った後、読み出しにより各メモリセルのしきい値電圧が所定の基準しきい値に達したか否かを判定し、全ての書き込みメモリセルのしきい値電圧が上記基準しきい値に達するまで、書き込み動作を繰り返して行う不揮発性半導体記憶装置であって、上記書き込みデータに応じた書き込み動作を終えた一ページ分のメモリセルに対して、各書き込みメモリセルのしきい値電圧が上記基準しきい値に達したか否かについて、読み出しにより再度検証を行い、全ての書き込みメモリセルのしきい値電圧が上記基準しきい値に達するまで、上記書き込みおよび読み出しによる検証を繰り返して行う制御手段を有する不揮発性半導体記憶装置。
FI (2)：
G11C 17/00 612 B
, G11C 17/00 601 B
