Pat

J-GLOBAL ID：200903050285672395

液晶表示パネルの製造方法

Inventor： 鎌田 豪 ,  片山 良志郎 ,  増田 茂
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992135476
Publication number (International publication number)：1993333345
Application date： May. 28, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】 2枚のパネル間に隙間形成用のスペーサを介在させてなる液晶表示パネルの製造方法、特に組立に際していずれか一方のパネルに粒状のスペーサをほぼ均等にかつ容易に散布する方法に関し、所望する領域に所定の密度で均一にスペーサを散布することが可能で、位置合わせマーク等が形成された領域へのスペーサの散布密度を小さくできる製造方法の提供を目的とする。【構成】 スペーサ4の散布に際し誘電率の大きい領域と誘電率の小さい領域を具えたステージ61にパネル2を載置し、スペーサ4をパネル2上に高密度に散布する領域をステージ61の誘電率が大きい領域に当接せしめ、低密度に散布する領域をステージ61の誘電率が小さい領域に当接せしめるように構成する。

Claim (excerpt)：

2枚のパネルの間に数多くのスペーサを介在せしめることによって所定の隙間を形成し、該隙間に液晶を充填すると共に該隙間の周縁部をシール材で塞いでなる液晶表示パネルの製造において、スペーサ(4) を均等に散布し同一パネル(2) 上に散布密度の高い領域と散布密度の低い領域を形成する方法であって、該スペーサ(4) の散布に際し誘電率の大きい領域と誘電率の小さい領域を具えたステージ(61)に該パネル(2) を載置し、該スペーサ(4) を該パネル(2) 上に高密度に散布する領域を該ステージ(61)の誘電率が大きい領域に当接せしめ、低密度に散布する領域を該ステージ(61)の誘電率が小さい領域に当接せしめることを特徴とした液晶表示パネルの製造方法。