Pat

J-GLOBAL ID：200903050358086260

マイクロデバイスの製造方法

Inventor： 藤澤 憲克 ,  本多 順一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：2001245981
Publication number (International publication number)：2003060254
Application date： Aug. 14, 2001
Publication date： Feb. 28, 2003
Summary：

【要約】【課題】シリコン基板をベースとするマイクロデバイスにおいて、シリコン基板を貫通する開口部を形成するときに、ひびや反りなどの発生を抑制し、寸法精度を向上して加工することができるマイクロデバイスの製造方法を提供する。【解決手段】シリコン基板10にマスク層15を形成し、マスク層15をマスクとするドライエッチングによりシリコン基板10を貫通する開口部Gを形成する。ここで、マスク層15として、Ptなどのポーリングの電気陰性度が1.8以上の材料を含む膜を用いる。

Claim (excerpt)：

シリコン基板をベースとするマイクロデバイスの製造方法であって、上記シリコン基板にマスク層を形成する工程と、上記マスク層をマスクとするドライエッチングにより上記シリコン基板を貫通する開口部を形成する工程とを有し、上記マスク層として、ポーリングの電気陰性度が1.8以上の材料を含む膜を用いるマイクロデバイスの製造方法。

IPC (8)：

H01L 41/22 ,  B81B 3/00 ,  B81C 1/00 ,  G01C 19/56 ,  G01P 9/04 ,  H01L 21/3065 ,  H01L 41/08 ,  H01L 41/18

FI (8)：

B81B 3/00 ,  B81C 1/00 ,  G01C 19/56 ,  G01P 9/04 ,  H01L 41/22 Z ,  H01L 41/18 101 Z ,  H01L 21/302 J ,  H01L 41/08 D

F-Term (13)：

2F105BB12 ,  2F105CC04 ,  2F105CD05 ,  2F105CD13 ,  5F004AA02 ,  5F004BA04 ,  5F004BD05 ,  5F004DA18 ,  5F004DA23 ,  5F004DB01 ,  5F004DB08 ,  5F004EA05 ,  5F004EB08