Pat

J-GLOBAL ID：200903050408316963

ウエーハ上の特性不良チップのマーキング方法

Inventor： 大内田 豊 ,  巻 俊光
Applicant, Patent owner： ミツミ電機株式会社
Gazette classification：公開公報
Application number (International application number)：1996131183
Publication number (International publication number)：1997293762
Application date： Apr. 26, 1996
Publication date： Nov. 11, 1997
Summary：

【要約】【課題】 特性不良チップのマーキング時間短縮【解決手段】 この方法は、必要とする半導体装置が形成されているチップ領域と、TEG領域やウエーハの周囲など製品が形成されていないチップ領域とを含むウエーハにおいて、TEG領域やウエーハの周囲など製品が形成されていないチップ領域に特性不良マークドット塗布するようにしたものである。

Claim (excerpt)：

必要とする半導体装置が形成されているチップ領域と、TEG領域やウエーハの周囲など製品が形成されていないチップ領域とを含むウエーハにおいて、TEG領域やウエーハの周囲など製品が形成されていないチップ領域に特性不良マークドット塗布するようにしたことを特徴とするウエーハ上の特性不良チップのマーキング方法。

IPC (2)：

H01L 21/66 ,  H01L 21/02

FI (2)：

H01L 21/66 A ,  H01L 21/02 A