Pat

J-GLOBAL ID：200903050415269334

半導体装置及びその製造方法

Inventor： 根本 清志
Applicant, Patent owner： オリンパス光学工業株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992295187
Publication number (International publication number)：1994151726
Application date： Nov. 04, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】この発明は、コンタクト不良やトランジスタのDC特性の劣化等による歩留りの低下を抑制できることを主要な目的とする。【構成】第1導電型のバイポーラトランジスタと第2導電型のバイポーラトランジスタと相補型MOSトランジスタと抵抗素子を同一半導体基板上に形成する半導体装置において、相補型MOSトランジスタの一構成要素であるゲート電極が第1層目の多結晶シリコン層で形成され、第1・第2導電型のバイポーラトランジスタの夫々のエミッタ電極、第1・第2導電型のバイポーラトランジスタの夫々のコレクタ電極,ベース電極、相補型MOSトランジスタのゲート取出し電極,ソース取出し電極,ドレイン取出し電極、及び抵抗素子が第2層目の多結晶シリコン層で形成されていることを特徴とする半導体装置及びその製造方法。

Claim (excerpt)：

第1導電型のバイポーラトランジスタと第2導電型のバイポーラトランジスタと相補型MOSトランジスタと抵抗素子を同一半導体基板上に形成する半導体装置において、相補型MOSトランジスタの一構成要素であるゲート電極が第1層目の多結晶シリコン層で形成され、第1・第2導電型のバイポーラトランジスタの夫々のエミッタ電極、第1・第2導電型のバイポーラトランジスタの夫々のコレクタ電極,ベース電極、相補型MOSトランジスタのゲート取出し電極,ソース取出し電極,ドレイン取出し電極、及び抵抗素子が第2層目の多結晶シリコン層で形成されていることを特徴とする半導体装置。