Pat

J-GLOBAL ID：200903050442449093

半導体装置及びその製造方法

Inventor： 鷹尾 義弘
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1993179433
Publication number (International publication number)：1995037993
Application date： Jul. 20, 1993
Publication date： Feb. 07, 1995
Summary：

【要約】【目的】本発明は、NチャネルMISトランジスタとPチャネルMISトランジスタとを備え、低温で動作させる半導体装置において、チャネル長の短い高密度・高集積の場合においても高速動作することができる半導体装置及びその製造方法を提供することを目的とする。【構成】p型ウェル12及びn型ウェル14上に、ゲート酸化膜22、32を介して幅0.2μmのゲート電極24、34が形成され、これらの側壁には幅50nmのサイドウォール26及び幅100nmのサイドウォール36がそれぞれ形成されている。NチャネルMOSトランジスタ40のゲート電極24とn+ 型ソース・ドレイン領域18a、18bとの重複部分及びPチャネルMOSトランジスタ42のゲート電極34とp+ 型ソース・ドレイン領域28a、28bとの重複部分のチャネル長方向の長さは、非常に短く、かつ両者がほぼ等しい。

Claim (excerpt)：

NチャネルMISトランジスタとPチャネルMISトランジスタとを備え、低温で動作させる半導体装置において、前記NチャネルMISトランジスタの第1のゲート電極及び前記PチャネルMISトランジスタの第2のゲート電極の側壁に、それぞれ第1及び第2のサイドウォールが形成されており、前記PチャネルMISトランジスタの前記第2のサイドウォールの幅が、前記NチャネルMISトランジスタの前記第1のサイドウォールの幅よりも広いことを特徴とする半導体装置及びその製造方法。

IPC (2)：

H01L 21/8238 ,  H01L 27/092