Pat

J-GLOBAL ID：200903050578429967

半導体装置及びその製造方法

Inventor： 峰 利之 ,  由上 二郎 ,  小林 孝 ,  牛山 雅弘
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫
Gazette classification：公開公報
Application number (International application number)：1997065704
Publication number (International publication number)：1998261725
Application date： Mar. 19, 1997
Publication date： Sep. 29, 1998
Summary：

【要約】【課題】 不揮発性半導体記憶装置の低電界域での漏洩電流を増加させることなく、書換え電流を増大させることである。【解決手段】 ゲート絶縁膜に接する浮遊ゲート電極のシリコン膜を非単結晶のシリコン膜とする。多結晶シリコン膜を用いる場合は、その平均膜厚を8nm以下にする。また、浮遊ゲート電極を多層構造にした場合は、ゲート絶縁膜に接する最下層のシリコン膜を上記シリコン膜を用いる。【効果】 従来の浮遊ゲート電極を用いた場合に比較し、ストレス印加後の低電界漏洩電流を増加させることなく書換え電流を著しく増加させることができる。これにより、書換え速度が大幅に短縮される。

Claim (excerpt)：

半導体基板の活性領域の表面上に第1ゲート絶縁膜を介在して浮遊ゲート電極が形成され、前記浮遊ゲート電極の表面上に第2ゲート絶縁膜を介在して制御ゲート電極が形成され、前記半導体基板の活性領域の表面に前記電荷蓄積ゲート電極に対してソース領域及びドレイン領域が形成された不揮発性記憶装置を有し、上記浮遊ゲート電極が平均膜厚10nm以下の非単結晶のシリコン膜からなることを特徴とする半導体装置。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-177873   Applicant：日本電気株式会社