Pat

J-GLOBAL ID：200903050683430440

シリコン半導体基板及びその製造方法

Inventor： 沼野 正訓 ,  佐俣 秀一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1995081608
Publication number (International publication number)：1996279515
Application date： Apr. 07, 1995
Publication date： Oct. 22, 1996
Summary：

【要約】【目的】 シリコン半導体基板表面附近には無欠陥層を設け更に、格子歪みを小さくすると共に内部にIG効果が期待できる程度に高BMD密度を備えたシリコン半導体基板ならびにその製造方法を提供する。【構成】 表面附近が無欠陥であり、内部に5×106 〜5×108 cm- 3のBMD密度を保有しており、これを達成する手段として水素などの還元性雰囲気、HeやAr等の不活性雰囲気更に両混合雰囲気中での1100°C以上の高温熱処理を行う。しかしこの温度に到達するには図1などに明示するように昇温速度を10°C/分以上とし、高温熱処理前に1000°C以上の急速アニール即ち前熱処理を行う。この処理については図3に明らかにした。

Claim (excerpt)：

シリコン半導体基板表面から50μm以上離れた位置の格子間酸素濃度の3μm以内における格子間酸素濃度に対する比が4倍以上であり、シリコン半導体基板表面から3μm以内における格子間酸素濃度が3×101 7 atoms/cm3 以下であるシリコン半導体基板において、前記シリコン半導体基板の析出熱処理後表面から100μm〜500μmの微小欠陥(BMD)密度が5×106 〜108 cm- 3 とすることを特徴とするシリコン半導体基板。