Pat

J-GLOBAL ID：200903050685932302

高周波ハイブリッドアッテネータ回路

Inventor： 野上田 弥
Applicant, Patent owner： 東芝ライテック株式会社 ,  東芝エー・ブイ・イー株式会社
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993190369
Publication number (International publication number)：1995045746
Application date： Jul. 30, 1993
Publication date： Feb. 14, 1995
Summary：

【要約】【目的】 アッテネータの減衰量を大きくとれるようにする。【構成】 この発明の高周波ハイブリッドアッテネータ回路は、セラミック基板の裏面側に設けられた入力端子、出力端子、電源端子の部分を除いたほぼ全面にグランドパターンを形成することにより、各端子間のアイソレーションをいっそう大きくとるようにし、これによって端子間での高周波信号の混入や発振を防止し、結果として回路の減衰量をいちだんと大きくとることができるようにする。

Claim (excerpt)：

セラミック基板上にチップ部品が実装された高周波ハイブリッドアッテネータ回路において、前記セラミック基板の裏面側に設けられた信号の入力端子と出力端子との間にグランドパターンを形成して成る高周波ハイブリッドアッテネータ回路。

IPC (2)：

H01L 23/12 ,  H01L 23/12 301

FI (2)：

H01L 23/12 L ,  H01L 23/12 E