Pat

J-GLOBAL ID：200903050691962337

半導体装置の製造方法及び熱処理装置

Inventor： 尾崎 康孝
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2002025972
Publication number (International publication number)：2003229542
Application date： Feb. 01, 2002
Publication date： Aug. 15, 2003
Summary：

【要約】【課題】 簡易な製造方法により、水素による強誘電体キャパシタの特性劣化を防止でき、かつ水素の供給によるトランジスタの特性回復を行うことができる半導体装置の製造方法を提供する。【解決手段】 半導体基板10の一方の面にトランジスタT1,T2,T3を形成する工程と、絶縁性水素バリア膜19を含む層間絶縁膜を形成する工程と、層間絶縁膜の所定部にコンタクトホール17a〜17eを形成する工程と、コンタクトホール17a〜17e内に導電性水素バリア膜20a〜20eを含む金属プラグ22a〜22eを形成する工程と、所定の金属プラグ22b,22cに接続された強誘電体キャパシタQを形成する工程と、半導体基板10の他方の面を水素含有ガス雰囲気に曝し、かつ一方の面を水素含有ガス雰囲気に曝さない状態で、半導体基板10を熱処理する工程とを含む。

Claim (excerpt)：

半導体基板の一方の面に所定のトランジスタを形成する工程と、前記トランジスタ及び前記半導体基板の上に絶縁性水素バリア膜を含む層間絶縁膜を形成する工程と、前記トランジスタ上の前記層間絶縁膜の所定部にコンタクトホールを形成する工程と、前記コンタクトホール内に導電性水素バリア膜及び導電膜により構成される導電性プラグを形成する工程と、所定の前記導電性プラグに接続され、下部電極、上部電極及び前記下部電極と前記上部電極とに挟まれた強誘電体膜により構成される強誘電体キャパシタを前記層間絶縁膜の上に形成する工程と、前記半導体基板の他方の面を水素ガス又は水素含有ガスの雰囲気に曝し、かつ前記半導体基板の前記一方の面を前記水素ガス又は水素含有ガスの雰囲気に曝さない状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/105 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 481

FI (4)：

H01L 27/10 481 ,  H01L 27/10 444 B ,  H01L 27/08 321 F ,  H01L 27/08 321 K

F-Term (30)：

5F048AB01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB08 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG01 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F083FR02 ,  5F083GA25 ,  5F083JA15 ,  5F083JA17 ,  5F083JA33 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083NA01 ,  5F083NA08 ,  5F083PR34 ,  5F083PR40 ,  5F083ZA12