Pat

J-GLOBAL ID：200903050803209181

半導体装置

Inventor： 佐藤 元昭
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000218542
Publication number (International publication number)：2002033444
Application date： Jul. 19, 2000
Publication date： Jan. 31, 2002
Summary：

【要約】【課題】 RF信号系チップと高速デジタル信号系チップとが混在するタイプの半導体装置においては、その電気特性設計が課題である。【解決手段】 エリアアレイ電極7を有した配線基板9を用いたCSP型の第1の半導体チップ3fをリードフレーム1と接続し、さらにRF系アナログ信号用半導体チップである第2の半導体チップ3sとともに積層化し、封止樹脂6で1パッケージ化することにより、高速デジタル信号系半導体チップに必要な電気特性の確保と、RF系アナログ信号用半導体チップの実装面積縮小とを満足する積層型の半導体装置を小型、高性能、低コストで実現できるものである。

Claim (excerpt)：

エリアアレイ電極をその底面に有し、前記エリアアレイ電極と基板内部で導通したボンディングパッドを表面に有した配線基板と、前記配線基板の上面のボンディングパッドに対して、その背面を上にしてフェースダウンで実装された第1の半導体チップと、前記第1の半導体チップの背面端部と接着されたリードフレームのインナーリードと、前記第1の半導体チップの背面上に積層搭載された第2の半導体チップと、前記第2の半導体チップと前記インナーリードとを接続した金属細線と、前記インナーリードを含む前記配線基板の上面領域を封止した封止樹脂と、前記封止樹脂からその先端面が露出した前記リードフレームのインナーリードと接続したアウターリード部とよりなることを特徴とする半導体装置。

IPC (7)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12 501 ,  H01L 23/12 ,  H01L 23/28 ,  H05K 9/00

FI (5)：

H01L 23/12 501 B ,  H01L 23/12 501 W ,  H01L 23/28 F ,  H05K 9/00 Q ,  H01L 25/08 Z

F-Term (9)：

4M109AA01 ,  4M109BA01 ,  4M109BA03 ,  4M109EE07 ,  4M109GA02 ,  4M109GA04 ,  5E321AA01 ,  5E321AA22 ,  5E321GG05