Pat
J-GLOBAL ID：200903050865677041
薄膜トランジスタ
Inventor：
Applicant, Patent owner：
Agent (1)：
内原 晋
Gazette classification：公開公報
Application number (International application number)：1991250780
Publication number (International publication number)：1993090586
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：
【要約】【目的】薄膜トランジスタのリーク電流を低減し、駆動電流を増大する。【構成】シリコン基板1に酸化シリコン膜2を形成したのち、ポリシリコンを堆積する。つぎにゲ-ト酸化膜7を堆積したのち、チャネルイオン注入を行なってN- 型チャネル領域6を形成する。つぎにゲート電極8を形成し、フォトレジスト(図示せず)をマスクとしてイオン注入してソース3およびドレイン4を形成する。このときドレイン4側にドレインオフセットLを設ける。つぎに層間絶縁膜9を堆積したのち、ドレイン4の一部、ドレインオフセットL、ゲート電極8とオーバーラップするように、上層サブゲート10を形成する。さらに酸化シリコン膜2に下層サブゲート11を設けることもできる。
Claim (excerpt)：
MOS型薄膜トランジスタのゲート電極側とチャネル層側との少なくとも一方に、絶縁膜を隔ててサブゲート電極が形成された薄膜トランジスタ。
Patent cited by the Patent：
Return to Previous Page
