Pat
J-GLOBAL ID:200903050938193730

フラット・パネル形センサ

Inventor:
Applicant, Patent owner:
Agent (1): 倉内 義朗
Gazette classification:公開公報
Application number (International application number):1997239765
Publication number (International publication number):1999087681
Application date: Sep. 04, 1997
Publication date: Mar. 30, 1999
Summary:
【要約】【課題】 良質の画像信号を得ることができ、しかも構造・製造工程が比較的簡単なフラット・パネル形センサの提供を目的とする。【解決手段】 半導体層1の一面に信号読み出し層2を形成し、その反対の面に、アナログスイッチ30が行ごとに並ぶ走査スイッチ層3を形成して、アナログスイッチ30と信号読み出しライン21との間に半導体層1が介在する構造として、スイッチングノイズが信号読み出しラインに乗ることを防止するとともに、半導体層1の表裏に列電極(読み出しライン)21と行電極(ゲートライン)32を振り分けることで、画素間のクロストークを低減する。
Claim (excerpt):
2次元画像をマトリクス状の画素で分解して撮影するのに用いられるフラット・パネル形センサにおいて、半導体層の一面に、画素の列に対応して設けられた複数の列電極からなる信号読み出し層が形成され、その反対側の面には、画素の行に対応して設けられた行電極を有するアナログスイッチが行ごとに配置された走査スイッチ層が形成されていることを特徴とするフラット・パネル形センサ。
IPC (4):
H01L 27/146 ,  G01T 1/24 ,  G06T 1/00 ,  H01L 27/14
FI (4):
H01L 27/14 A ,  G01T 1/24 ,  G06F 15/64 320 G ,  H01L 27/14 K
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page