Pat

J-GLOBAL ID：200903050960805820

半導体装置の製造方法

Inventor： 岡 田 隆
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991251689
Publication number (International publication number)：1993090291
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：

【要約】【目的】 従来、サイドウォール材料となっていた薄膜をサイドウォールとして形成しなくともそのゲート電極側部の部分をn+ 高濃度拡散領域形成用のマスクとして利用することができるようにする。【構成】 n- 低濃度拡散領域4が形成された半導体基板1全面に絶縁体または半導体薄膜7を形成し、その薄膜7におけるゲート電極5の両側部に位置する部分7s以外の部分のみ通過することができるエネルギまでイオンを加速してイオン注入を行うことにより半導体基板1上にn+ 高濃度ソース・ドレイン領域9を形成する。【効果】 薄膜7をサイドウォールとして形成しなくともその薄膜のゲート電極側部に位置する部分7s(従来サイドウォールとして形成していた部分)だけがイオン注入のマスクとして機能するため、薄膜7に異方性エッチングを施すことを省略でき、その異方性エッチングが原因の基板1へのダメージを防止することができる。

Claim (excerpt)：

ゲート電極をマスクにしてイオン注入を行うことにより半導体基板上に低濃度ソース・ドレイン領域を形成する工程と、前記半導体基板全面に絶縁体または半導体薄膜を形成する工程と、前記薄膜における前記ゲート電極側部に位置する部分以外の部分のみ通過することができるエネルギまでイオンを加速してイオン注入を行うことにより前記半導体基板上に高濃度ソース・ドレイン領域を形成する工程と、前記半導体膜または絶縁体膜の少なくとも一部を除去する工程と、を含んでいる、LDD構造MOSFETからなる半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (2)：

H01L 29/78 301 L ,  H01L 21/265 F