Pat

J-GLOBAL ID：200903050982547507

電子回路装置

Inventor： 斎藤 光弘 ,  伴 博行 ,  長坂 崇 ,  岡 賢吾 ,  大谷 祐司
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 大川 宏
Gazette classification：公開公報
Application number (International application number)：1992188418
Publication number (International publication number)：1994036908
Application date： Jul. 15, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】応力に起因する抵抗器の抵抗値変動による回路の出力ばらつきを低減可能な電子回路装置を提供する。【構成】例えばモールド樹脂部3の硬化収縮によりモールド樹脂部3と回路基板2との間に残留応力が発生する。この残留応力はモールド樹脂部3と回路基板2に固定された第1、第2抵抗器群(ここでは両群は各1個の抵抗器で構成される)R1,R2に作用し、両抵抗器群R1,R2の抵抗値が変化する。この発明では、第1抵抗器群R1の上記抵抗値変化による回路の出力変化と、第2抵抗器群R2の上記抵抗値変化による回路出力の変化量が等しく、かつ、回路出力の変化方向(増減方向)が反対となる回路基板2上の固定位置を選定し、これらの固定位置に両抵抗器群R1,R2を固定している。

Claim (excerpt)：

回路基板と、前記回路基板に固定されそれぞれ1個以上の抵抗器からなる第1、第2抵抗器群を含み前記回路基板に配設された回路と、前記回路基板表面に固着され前記回路を被覆するモールド樹脂部と、一端が前記回路基板に固定され他端が前記モールド樹脂部を貫通して外部に突出するリードとを備える電子回路装置において、応力に起因する前記両抵抗器群の抵抗値変化による前記回路の出力変化が互いに相殺し合う位置に、前記両抵抗器群が配設されることを特徴とする電子回路装置。

IPC (3)：

H01C 13/02 ,  H01L 23/28 ,  H05K 3/34

Patent cited by the Patent：

Cited by examiner (5)

• 特開平2-271565
  
• 特開昭57-139955
  
• 特開昭54-034787
  
• 特開昭54-039583
  
• 特開平3-225943