Pat
J-GLOBAL ID：200903050996631527
差動入力回路
Inventor：
Applicant, Patent owner：
Agent (1)：
西教 圭一郎
Gazette classification：公開公報
Application number (International application number)：1992239779
Publication number (International publication number)：1994090125
Application date： Sep. 08, 1992
Publication date： Mar. 29, 1994
Summary：
【要約】【目的】 オペアンプやコンパレータなどの入力段に用いられる差動入力回路の同相入力電圧範囲に対する汎用性を向上し、低コスト化を図る。【構成】 NPN形トランジスタTR1〜TR4で構成された差動対33と、PNP形トランジスタTR11〜TR14で構成された差動対34とを共通の集積回路32内に組込み、比較器39は、入力端子P2の電圧レベルが基準電圧Vref2以上であるときには、スイッチS1を導通して差動対33を電力付勢して入力信号のレベル弁別を行い、Vref2未満であるときには、切換スイッチS2を導通して、差動対34を電力付勢して入力信号のレベル弁別を行う。こうして各差動対33,34を同相入力電圧範囲Vcmに対応して選択的に使用することによって、電圧Vccから電圧Veeまでの幅広い入力範囲に、該差動入力回路31を用いることができ、汎用性を向上して低コスト化を図ることができる。
Claim (excerpt)：
入力信号が与えられる第1の差動増幅回路と、前記入力信号が与えられ、前記第1の差動増幅回路とは導電形式の異なる半導体素子から成る第2の差動増幅回路と、前記入力信号が予め定めるレベル以上であるか否かを判別し、その判別結果に応じて前記第1または第2の差動増幅回路を選択的に電力付勢する選択手段とを含むことを特徴とする差動入力回路。
IPC (3)：
H03G 3/20
, H03F 3/45
, H03F 3/68
