Pat

J-GLOBAL ID：200903051030891243

半導体装置の製造方法

Inventor： 長山 哲治
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993153483
Publication number (International publication number)：1995029879
Application date： Jun. 24, 1993
Publication date： Jan. 31, 1995
Summary：

【要約】【目的】 単極式静電チャック9上のウェハWについてプラズマ処理を行った後、残留電荷除去の段階でプラズマ処理の結果に及ぼされる悪影響を抑制する。【構成】 有磁場マイクロ波プラズマ・エッチング装置のAlブロック・チャンバ4の内壁面上にSi系材料層19、さらに内周側に昇降式シャッタ20を設け、Si系材料層19とECRプラズマPとの接触面積にもとづいてプラズマ中のF* 含量を制御する。フルオロカーボン(FC)系ガスを用いてSiO2 層間絶縁膜をエッチングした後、残留電荷除去工程でO2 プラズマを生成させると、O2 がFC系ガスの残留分を分解し大量のF* が生成するが、このときの上記接触面積を大とすることで、F* をSiと反応させて消費する。【効果】 残留電荷除去中にも、コンタクト・ホールの異方性形状や下地選択性が劣化しない。

Claim (excerpt)：

内壁面の少なくとも一部がシリコン系材料層に被覆され、該シリコン系材料層とプラズマとの接触面積が可変とされてなるプラズマ・チャンバ内で単極式静電チャックを備えたステージ上に基板を保持し、該基板に対して所定のプラズマ処理を行う第1の工程と、前記シリコン系材料層と前記プラズマとの接触面積を前記第1の工程におけるよりも大とした状態で、該プラズマ中のハロゲン・ラジカルの少なくとも一部を前記シリコン系材料層との接触により消費させながら、前記単極式静電チャックの残留電荷を除去する第2の工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3065 ,  H01L 21/68