Pat
J-GLOBAL ID：200903051047099004
トランザクション量自動制御方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 誠
Gazette classification：公開公報
Application number (International application number)：1993055456
Publication number (International publication number)：1994266669
Application date： Mar. 16, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】【目的】 CPUの過負荷状態を回避しCPU処理能力オーバーによる極端なレスポンス遅延を防止する。【構成】 トランザクション量自動制御部70において、トランザクション入出力部10より入力したトランザクションをオンライン業務処理30に振り分ける前に、系内滞留トランザクション件数としてカウントする。次に、一定時間毎に、CPU利用率モニタ部20より通知されるCPU利用率が予め設定したCPU利用率の危険値を上回り、かつ、単位時間当りの系内滞留トランザクション件数が増加傾向にあり、次回処理時にCPU利用率が100%となると判断されるときに、トランザクション入出力部10に対し新規トランザクションの入力規制を指示する。
Claim (excerpt)：
オンラインシステムにおいて、CPU利用率及び単位時間あたりの系内滞留トランザクション件数の変動量に基づいて、CPUの過負荷状態を予測して一時的に新規のトランザクションの入力を規制することを特徴とするトランザクション量自動制御方法。
IPC (2)：
G06F 15/00 320
, G06F 13/00 351
