Pat

J-GLOBAL ID：200903051120479686

半導体装置の製造方法

Inventor： 青木 秀充
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 渡辺 勝 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998334382
Publication number (International publication number)：2000164569
Application date： Nov. 25, 1998
Publication date： Jun. 16, 2000
Summary：

【要約】【課題】 銅配線を備えた多層構造を形成する際、工程の煩雑化をもたらすことなく銅配線の酸化を防ぐこと。【解決手段】 銅系金属膜の上部にエッチングにより接続孔を設けた後、エッチングに使用したレジストを剥離する際、基板温度を-50°C〜50°Cとして酸素プラズマエッチングを行う。

Claim (excerpt)：

半導体基板上に銅系金属膜を形成する工程と、該銅系金属膜の上に絶縁膜を形成する工程と、該絶縁膜上に所定の形状にパターニングされたレジストを形成する工程と、該レジストをマスクとして該絶縁膜中に前記銅系金属膜に達する孔を設ける工程と、前記半導体基板の温度を-50°C〜50°Cとして酸素プラズマエッチングを行い前記レジストを除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3065 ,  G03F 7/42 ,  H01L 21/027 ,  H05H 1/46

FI (4)：

H01L 21/302 H ,  G03F 7/42 ,  H05H 1/46 A ,  H01L 21/30 572 A

F-Term (26)：

2H096AA25 ,  2H096CA05 ,  2H096HA30 ,  2H096LA07 ,  2H096LA09 ,  5F004AA09 ,  5F004AA16 ,  5F004BA14 ,  5F004BB11 ,  5F004BB25 ,  5F004BB26 ,  5F004BD01 ,  5F004CA04 ,  5F004DA00 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004DB26 ,  5F004DB27 ,  5F004EA23 ,  5F004FA08 ,  5F046LA19 ,  5F046LB10 ,  5F046MA12

Patent cited by the Patent：

Cited by examiner (5)

• 半導体装置の配線形成方法及びそのための灰化装置
  Gazette classification：公開公報   Application number：特願平6-286497   Applicant：三菱電機株式会社
• アッシング方法及びアッシング装置
  Gazette classification：公開公報   Application number：特願平4-255790   Applicant：ソニー株式会社
• 半導体装置のコンタクトホール形成方法
  Gazette classification：公開公報   Application number：特願平7-159787   Applicant：ソニー株式会社
• 配線の形成方法及びプラズマアッシング装置
  Gazette classification：公開公報   Application number：特願平10-120495   Applicant：日本電気株式会社
• はんだボールバンプの形成方法
  Gazette classification：公開公報   Application number：特願平8-064361   Applicant：ソニー株式会社