Pat
J-GLOBAL ID：200903051227757000
不揮発性半導体メモリ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991184235
Publication number (International publication number)：1993028783
Application date： Jul. 24, 1991
Publication date： Feb. 05, 1993
Summary：
【要約】【構成】 8ビット単位でデータ信号の書込および読出が可能な、1メガビットのメモリ容量を有するフラッシュEEPROMが開示される。メモリセルアレイは、各々が8ビットのデータ信号D0なしD7を指定された列アドレスにおいてストアする128個のメモリアレイブロックを含む。1つのメモリアレイブロックBK0において、全メモリトランジスタのソース電極がアルミ配線により形成されたソース線SLOに接続される。消去電圧EVがトランジスタ70を介してソース線SL0に与えられる。【効果】 ソース線をそれほど増加させることなく、指定された列アドレスにおいて8ビットのデータ信号を1つの消去命令で一括消去できるので、高集積化に適したフラッシュEEPROMが得られる。
Claim (excerpt)：
i(i≧2)ビット単位でデータ信号を書込および読出することのできる不揮発性半導体メモリであって、半導体基板と、各々が、前記基板上に形成され、行方向にi個そして列方向にm個配設されたi×m個のメモリトランジスタを備えたj個のメモリアレイブロックと、前記基板内に形成され、各前記j個のメモリアレイブロックを前記基板内において互いに電気的に分離する分離領域とを含み、各前記メモリアレイブロックは、iビットのデータ信号を外部からそれぞれ受けるように接続され、かつ列方向にそれぞれ置かれたi本のビット線を備え、各前記i本のビット線は、対応する列において配設されたm個のメモリトランジスタのドレイン電極に接続され、前記基板内に形成され、それぞれの行方向に配設されたi個のメモリトランジスタのソース電極を電気的に接続する不純物領域を備え、前記メモリアレイブロックのメモリトランジスタにストアされたデータ信号を消去するための消去電圧を発生する消去電圧発生手段と、外部的に与えられる消去命令および列アドレス信号に応答して、前記j個のメモリアレイブロックのうちの前記列アドレス信号によって指定されたものの前記不純物領域に、消去電圧を選択的に与える選択的消去電圧供与手段とを含む、不揮発性半導体メモリ。
IPC (2)：
FI (2)：
G11C 17/00 309 C
, H01L 27/10 434
