Pat
J-GLOBAL ID:200903051356991752
トレンチ素子分離構造を備えた半導体装置及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
服部 雅紀
Gazette classification:公開公報
Application number (International application number):1996323912
Publication number (International publication number):1997172060
Application date: Dec. 04, 1996
Publication date: Jun. 30, 1997
Summary:
【要約】【課題】 トレンチ素子分離構造を備えた半導体装置及びその製造方法を提供する。【解決手段】 本発明の半導体装置は、活性領域を限定するトレンチ115が形成された基板100と、前記トレンチ115の入口の縁部と前記トレンチ115の底面の基板100とに形成されドーピングされた不純物を含む漏れ電流防止部145、150と、前記トレンチ115の内部に充填された絶縁物質からなる素子分離膜155とを含むことを特徴とする。これにより、素子が形成される基板100の活性領域の縁部に発生する漏れ電流を防止して、素子の電気的特性を向上させることができる。
Claim (excerpt):
活性領域を限定するトレンチが形成された基板と、前記トレンチの入口の縁部と前記トレンチの底面の基板に形成され、ドーピングされた不純物を含む漏れ電流防止部と、前記トレンチの内部に充填された絶縁物質からなる素子分離膜とを含むことを特徴とするトレンチ素子分離構造を備えた半導体装置。
Return to Previous Page