可変分周回路及びそれを用いた2モジュラス・プリスケーラ

Inventor： ,
Applicant, Patent owner：
Agent (1)：柿本恭成
Gazette classification：公開公報
Application number (International application number)：1993046355
Publication number (International publication number)：1994258465
Application date： Mar. 08, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】【目的】低消費電力の可変分周回路を提供する。【構成】制御信号MCaが“L”のとき、ANDゲート131の出力はD-FF110-1の帰還信号の“L”“H”に関わらず、“L”となり、ORゲート141は、D-FF120-1の逆相出力端子Q/からの帰還信号をそのままD-FF110-1の入力端子Dへ伝える。このとき、D-FF110-1,120-1は分周比が1/4の分周動作を行う。制御信号MCaが“H”のとき、ANDゲート131はD-FF110-1の逆相出力端子Q/からの帰還信号がそのままORゲート141の入力端子へ出力する。これにより、D-FF110-1,120-1及びORゲート141が分周比が1/3の分周動作を行う。

Claim (excerpt)：

m(但し、mは正の整数)段のフリップフロップで構成され、クロック信号に基づき入力信号を順次シフトする第1のシフトレジスタと、n(但し、nは正の整数で、n≦m)段のフリップフロップで構成され、前記クロック信号に基づき前記第1のシフトレジスタの出力信号を入力して順次シフトする第2のシフトレジスタと、前記第1のシフトレジスタの出力信号を入力し、第1の動作モード信号により開閉して第1の帰還信号を出力する第1のゲート回路と、前記第2のシフトレジスタの出力信号を入力し、前記第1の帰還信号により開閉して前記第1のシフトレジスタの入力側へ帰還する第2ゲート回路とを備え、前記クロック信号を分周比1/(2m+n)又は1/{2(m+n)}のいずれか一方で分周して前記第2のシフトレジスタから出力する構成にしたことを特徴とする可変分周回路。

IPC (3)：

G04G 3/02 , H03K 23/64 , H03L 7/197

Patent cited by the Patent：

Cited by examiner (5)

特開平2-013127
特開平3-123851
特開昭61-280121

Show all

Return to Previous Page