Pat

J-GLOBAL ID：200903051397868752

層間絶縁膜の形成方法及び半導体装置

Inventor： 前田 和夫
Applicant, Patent owner： キヤノン販売株式会社 ,  株式会社半導体プロセス研究所
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1999072252
Publication number (International publication number)：2000269207
Application date： Mar. 17, 1999
Publication date： Sep. 29, 2000
Summary：

【要約】 (修正有)【課題】 耐吸湿性、及び、耐熱性が良い低誘電率層間絶縁膜の形成方法、及び、それを用いた半導体装置を提供すること。【解決手段】SiとCを含む化合物をプラズマ重合させ、Si-C膜、又は、Si-C-H膜106を下地絶縁膜105上に形成し、前記Si-C膜、又は、Si-C-H膜をO(酸素)プラズマにより酸化し、多孔性を有するSiO2膜を形成107し、該多孔性を有するSiO2膜107をH(水素)プラズマ処理し、該多孔性を有するSiO2膜107の上部にカバー絶縁膜109を形成する、層間絶縁膜の形成方法。

Claim (excerpt)：

SiとCを含む化合物をプラズマ重合させ、Si-C膜、又は、Si-C-H膜を被形成体上に形成し、前記Si-C膜、又は、Si-C-H膜を酸化することにより、多孔性を有するSiO2 膜を形成する層間絶縁膜の形成方法。

IPC (2)：

H01L 21/316 ,  H01L 21/768

FI (2)：

H01L 21/316 X ,  H01L 21/90 S

F-Term (43)：

5F033HH08 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033KK08 ,  5F033MM02 ,  5F033MM05 ,  5F033MM13 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ48 ,  5F033QQ89 ,  5F033RR04 ,  5F033RR11 ,  5F033RR13 ,  5F033RR15 ,  5F033SS01 ,  5F033SS02 ,  5F033SS03 ,  5F033SS04 ,  5F033SS15 ,  5F033TT02 ,  5F033TT06 ,  5F033TT07 ,  5F033XX01 ,  5F033XX24 ,  5F033XX27 ,  5F058BA07 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BD18 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF32 ,  5F058BH16 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ02