Pat

J-GLOBAL ID：200903051452198346

薄膜トランジスタ

Inventor： 小原 伸治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 桑井 清一
Gazette classification：公開公報
Application number (International application number)：1991359821
Publication number (International publication number)：1993183131
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】【目的】 本発明の目的は薄膜トランジスタのソース・ドレイン間耐圧を向上させることである。【構成】 N型チャンネル領域5はオフセット領域8を介して高濃度P型ドレイン領域と接している。オフセット領域は実質的に不純物を導入していないポリシリコンであり、ソース・ドレイン耐圧が向上する。

Claim (excerpt)：

半導体基板の一主面上に形成され、ゲート電極と、多結晶シリコン膜中に画成されゲート電極にゲート絶縁膜を介して対向した第1導電型のチャンネル領域と、上記多結晶シリコン膜中に形成されチャンネル領域に隣接する高濃度第2導電型のソース領域と、上記多結晶シリコン中に設けられ高濃度の第2導電型のドレイン領域と、上記多結晶シリコン膜中に設けられチャンネル領域とドレイン領域との間に介在するオフセット領域とを有する薄膜トランジスタにおいて、上記オフセット領域は実質的に不純物の導入されていない多結晶シリコンであることを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 27/11 ,  H01L 29/784

FI (3)：

H01L 27/10 381 ,  H01L 29/78 311 S ,  H01L 29/78 311 C

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭58-105574
  
• 特開昭63-110750
  
• 特開平1-268064
  
• 特開平2-278771