Pat

J-GLOBAL ID：200903051458878209

半導体装置の製造方法

Inventor： 齋藤 達之 ,  大橋 直史 ,  山口 日出 ,  大和田 伸郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999010324
Publication number (International publication number)：2000208627
Application date： Jan. 19, 1999
Publication date： Jul. 28, 2000
Summary：

【要約】【課題】 配線をメッキ処理により形成する技術においてメッキ膜を良好に成長させる。【解決手段】 層間絶縁膜5bに配線溝9a1 を形成した後、層間絶縁膜5b上面および配線溝9a1 内にバリア導体膜10a、シード導体膜11aを下層から順に堆積し、さらに、そのシード導体膜11a上に導体膜をメッキ法により堆積するのに先立って、シード導体膜11aの表面に形成された酸化膜12を還元処理によって除去するようにした。

Claim (excerpt)：

還元処理後に、半導体装置の配線を形成する導体膜をメッキ法により形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  C25D 7/12 ,  H01L 21/288

FI (3)：

H01L 21/90 A ,  C25D 7/12 ,  H01L 21/288 M

F-Term (58)：

4K024BB12 ,  4K024CB01 ,  4K024CB04 ,  4K024CB08 ,  4K024CB19 ,  4K024GA16 ,  4M104BB01 ,  4M104CC01 ,  4M104DD06 ,  4M104DD22 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104DD86 ,  4M104FF16 ,  4M104FF22 ,  4M104GG10 ,  5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK11 ,  5F033KK12 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ92 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033SS21