Pat
J-GLOBAL ID：200903051477421163
半導体メモリ装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小堀 益
Gazette classification：公開公報
Application number (International application number)：1993213379
Publication number (International publication number)：1994196654
Application date： Aug. 04, 1993
Publication date： Jul. 15, 1994
Summary：
【要約】【目的】キャパシターの誘電体膜として五酸化タンタル膜を使用する半導体メモリ装置を提供する。【構成】第1電極上にシリコンでドープされた五酸化タンタル膜からなる誘電体膜及び前記誘電体膜上に形成された第2電極を具備する。【効果】これにより、五酸化タンタル膜の内部にドープされたシリコンによって従来の純粋な五酸化タンタル膜に比べ誘電率は些か減少するが、漏洩電流が減少し電界に対する破壊耐電圧が増加するので、電気的特性及び信頼性の優れた誘電体膜が提供できる。
Claim (excerpt)：
半導体基板上に形成されている第1電極と、前記第1電極上に形成され、シリコンのドープされた五酸化タンタル膜からなる誘電体膜と、前記誘電体膜上に形成された第2電極を具備することを特徴とするキャパシターを有する半導体メモリ装置。
IPC (3)：
H01L 27/108
, H01L 21/205
, H01L 27/04
