Pat

J-GLOBAL ID：200903051509994829

キャッシュメモリの制御方法

Inventor： 山中 英一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992238738
Publication number (International publication number)：1994089232
Application date： Sep. 08, 1992
Publication date： Mar. 29, 1994
Summary：

【要約】【目的】 本発明は、例えば、ディスク装置と, キャッシュメモリを備えたデータ処理装置において、低プライオリティ(L) と, 高プライオリティ(H) のデータアクセスが混在している場合のキャッシュメモリ制御方法に関し、キャッシュメモリの使用効率を向上させる。【構成】 該キャッシュメモリ 8中の低(L) と, 高(H) のデータの割合を記憶している割合テーブル 60 と、過去のアクセスの履歴を記憶しているアクセスキュー 61 とから構成さるアクセス割合判別回路 6a と、該アクセス割合判別回路 6a の上記割合テーブル 60 とアクセスキュー 61 の内容に基づいて、上記LRU の内容を更新するH/L LRU 更新・選択回路 6b とを備えたLRU 制御回路 6を備えて、該キャッシュメモリ(8) が満杯状態で、上位装置からのアクセスでヒットミスが検出されたとき、上記LRU 制御回路 6にて、到着したアクセスのプライオリティのアクセス頻度, キャッシュメモリ 8に占める両プライオリティ(H,L) データの割合を解析し、低(L) , 又は、高(H) のデータを選択的に追い出す。

Claim (excerpt)：

メモリ装置(9) と, キャッシュメモリ(8) と、低プライオリティ(L) と, 高プライオリティ(H) のLRU とを備えたデータ処理装置における、低プライオリティ(L) と, 高プライオリティ(H) のデータアクセスが混在している場合のキャッシュメモリの制御方法であって、該キャッシュメモリ(8) にアクセスがあった場合、低プライオリティ(L),又は、高プライオリティ(L) のLRU 中の追い出しのデータブロックを、低プライオリティ(L) を優先的に制御するLRU 制御(5) の外に、該キャッシュメモリ(8) 中の上記低プライオリティ(L) と, 高プライオリティ(H) のデータの割合を記憶している割合テーブル(60)と、過去のアクセスの履歴を記憶しているアクセスキュー(61)とから構成さるアクセス割合判別回路(6a)と、該アクセス割合判定回路(6a)の上記割合テーブル(60)とアクセスキュー(61)の内容に基づいて、上記LRU の内容を更新するH/L LRU 更新・選択回路(6b)とからなるLRU 制御回路(6) を備えて、該キャッシュメモリ(8) が、高プライオリティ(H) のデータと、低プライオリティ(L) のデータで満杯状態であり、上位装置からのアクセスでミスヒットが検出されたとき、上記LRU 制御回路(6) にて、到着したアクセスの当該プライオリティのアクセス頻度, キャッシュメモリ(8) に占める両プライオリティ(H,L) データの割合を解析し、該キャッシュメモリ(8) に占める両プライオリティ(H,L) データの割合と、当該アクセスのプライオリティによる、上記アクセス頻度の増減情報に基づいて、低プライオリティ(L) のデータ, 又は、高プライオリティ(H) のデータを選択的に追い出すように制御することを特徴とするキャッシュメモリの制御方法。