Pat

J-GLOBAL ID：200903051631757617

トレンチ素子分離領域の形成方法

Inventor： 高橋 洋
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1993346572
Publication number (International publication number)：1995183369
Application date： Dec. 22, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】 本発明は、トレンチ素子分離領域の膜厚を確保するとともに、加工変質層を除去して、素子分離領域の耐圧の向上と、半導体基体部分のリーク電流の低減を図る。【構成】 第1工程で、半導体基体11に溝12を形成した後、その溝12の内部を含む半導体基体11の表面に絶縁膜13を成膜する。次いで第2工程で、機械的研磨によって、半導体基体11の表面が露出しない状態で絶縁膜13の表面を平坦化する。続いて第3工程で、ウェットエッチングによって、絶縁膜13の表面側を半導体基体11の表面が露出するまでエッチングする。その後第4工程で、化学的機械研磨によって、半導体基体11の表面側を研磨して、絶縁膜13よりも半導体基体11の高さを低くする。

Claim (excerpt)：

素子分離領域を形成しようとする半導体基体の領域に溝を形成した後、前記溝の内部を含む前記半導体基体の表面に絶縁膜を成膜する第1工程と、機械的研磨によって、前記半導体基体の表面が露出しない状態で当該絶縁膜の表面が平坦面になるまで当該絶縁膜を研磨する第2工程と、ウェットエッチングによって、前記絶縁膜の表面側を前記半導体基体の表面が露出するまでエッチングする第3工程と、化学的機械研磨によって、前記半導体基体の表面側を研磨する第4工程とからなるトレンチ素子分離領域の形成方法。