Pat

J-GLOBAL ID：200903051653774124

メモリ制御装置およびメモリ制御方法

Inventor： 黒澤 泰彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996169758
Publication number (International publication number)：1998011964
Application date： Jun. 28, 1996
Publication date： Jan. 16, 1998
Summary：

【要約】【課題】リフレッシュサイクルの実行タイミングを最適化できるようにし、メモリアクセス性能の向上を図る。【解決手段】ロウアドレス比較器405は、現在実行中のメモリオペレーションと次に実行されるべきオペレーションのロウアドレスの一致の有無を調べる。連続するメモリオペレーションのロウアドレスが一致していれば、DRAMアドレス/コマンド発生器404は、DRAMページモードを用いてDRAM400をアクセスする。プライオリティーエンコーダ401は、リフレッシュバッファ100から高優先順位信号121が出力されている状態で、ロウアドレスの一致が検出されると、フレッシュ要求をメモリアクセスキュー403に登録する。このとき、先行してメモりアクセスキュー403に入っているオペレーションが何であっても、それらオペレーションの実行前にリフレッシュが優先して実行される。

Claim (excerpt)：

リフレッシュ動作を必要とし、且つリード/ライトアクセスのための複数の動作モードを有するメモリを制御するメモリ制御装置において、複数のリフレッシュ要求を蓄積するリフレッシュ要求蓄積手段と、このリフレッシュ要求蓄積手段に所定個数以上の未処理のリフレッシュ要求が存在している場合、前記メモリの動作モードの切り替わり時にリフレッシュサイクルを実行するリフレッシュ制御手段とを具備することを特徴とするメモリ制御装置。

IPC (2)：

G11C 11/406 ,  G06F 12/00 550

FI (2)：

G11C 11/34 363 G ,  G06F 12/00 550 B