Pat
J-GLOBAL ID：200903051739210126

サンプルホールド回路

Inventor：
川人 祥二

About 川人 祥二

, 
宮崎 大輔

About 宮崎 大輔


Applicant, Patent owner：
株式会社半導体理工学研究センター

About 株式会社半導体理工学研究センター


Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001356081
Publication number (International publication number)：2003158432
Application date： Nov. 21, 2001
Publication date： May. 30, 2003
Summary：
【要約】【課題】 入力信号の周波数に応じて、仮想接地点をなす差動増幅回路の各入力端の電圧変動を抑制することができるサンプルホールド回路を得る。【解決手段】 サンプリング動作時に、正側入力電圧ViPが印加されるコンデンサC1と常時オンしているNMOSトランジスタQ4との直列回路と、該直列回路と同じインピーダンスを有する負側入力電圧ViMが印加されるコンデンサC3とNMOSトランジスタQ9との直列回路とを差動増幅回路2の入力端INPにそれぞれ接続すると共に、負側入力電圧ViMが印加されるコンデンサC2と常時オンしているNMOSトランジスタQ5との直列回路と、該直列回路と同じインピーダンスを有する正側入力電圧ViPが印加されるコンデンサC4とNMOSトランジスタQ10との直列回路とを差動増幅回路2の入力端INMにそれぞれ接続するようにした。
Claim (excerpt)：
相反する電圧レベルを有する第1及び第2の各入力信号からなる一対の入力信号に対して、所定のタイミングでそれぞれサンプリングしてホールドするサンプルホールド回路において、前記第1の入力信号をサンプリングしホールドする第1のコンデンサを有し、所定のインピーダンスをなす第1回路部と、前記第2の入力信号をサンプリングしホールドする第2のコンデンサを有し、所定のインピーダンスをなす第2回路部と、前記第1回路部の第1のコンデンサでホールドされた電圧が第1の入力端に入力され、該第2回路部の第2コンデンサでホールドされた電圧が第2入力端に入力される差動増幅回路部と、前記第1のコンデンサと同じ容量の第3のコンデンサを有し、サンプリング動作時に前記第1回路部と同じインピーダンスをなして第2の入力信号を該差動増幅回路部の第1の入力端に入力する第3回路部と、前記第2のコンデンサと同じ容量の第4のコンデンサを有し、サンプリング動作時に前記第2回路部と同じインピーダンスをなして第1の入力信号を該差動増幅回路部の第2の入力端に入力する第4回路部と、を備えることを特徴とするサンプルホールド回路。
IPC (2)：
H03F 3/45 ,  H03M 1/12
FI (2)：
H03F 3/45 B ,  H03M 1/12 A
F-Term (34)：
5J022AA01 ,  5J022BA04 ,  5J022CA10 ,  5J022CF02 ,  5J022CF07 ,  5J022CG01 ,  5J066AA01 ,  5J066AA12 ,  5J066CA11 ,  5J066CA21 ,  5J066CA71 ,  5J066FA08 ,  5J066HA10 ,  5J066HA25 ,  5J066HA29 ,  5J066HA39 ,  5J066PD02 ,  5J066TA01 ,  5J066TA03 ,  5J066TA06 ,  5J500AA01 ,  5J500AA12 ,  5J500AC11 ,  5J500AC21 ,  5J500AC71 ,  5J500AF08 ,  5J500AH10 ,  5J500AH25 ,  5J500AH29 ,  5J500AH39 ,  5J500AT01 ,  5J500AT03 ,  5J500AT06 ,  5J500DP02
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM