Pat
J-GLOBAL ID：200903051796641850
電界効果トランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992012722
Publication number (International publication number)：1993218092
Application date： Jan. 28, 1992
Publication date： Aug. 27, 1993
Summary：
【要約】【目的】ゲート電極への電界集中を起り難くして耐圧を向上させるとともに、ゲート-ソース間の容量を小さくする。【構成】GaAs基板1上に絶縁膜4および金属膜5を順次形成し、レジスト6をマスクとして金属膜5および絶縁膜5を異方性エッチングしたのち動作層3をエッチングしてリセスを形成する。つぎにシクロペンタノンと2-(2-メトキシエトキシ)エタノールを主成分とするレジスト7を塗布し、紫外線照射および現像により絶縁膜4直下のリセス内にレジスト7a,7bを残して、ゲート金属8を堆積する。
Claim (excerpt)：
半導体基板の一主面上に絶縁膜および金属膜を順次堆積する工程と、第1のレジストをマスクとして前記金属膜および前記絶縁膜を異方性ドライエッチングしたのち前記絶縁膜をマスクとして前記半導体基板の表面をエッチングしてリセスを形成する工程と、シクロペンタンおよび2-(2-メトキシエトキシ)エタノールを主成分とする第2のレジストを塗布したのち紫外線を照射して現像する工程と、全面にゲート金属を堆積したのち前記リセスの直上近傍を覆う第3のレジストをマスクとして前記ゲート金属をエッチングする工程と、前記絶縁膜および前記第2のレジストを除去してゲート電極を形成する工程とを含む電界効果トランジスタの製造方法。
IPC (3)：
H01L 21/338
, H01L 29/812
, H01L 29/48
