Pat

J-GLOBAL ID：200903051852048238

アクティブマトリックス液晶ディスプレイの下基板の製造方法

Inventor： 伊藤 浩志 ,  小泉 真澄 ,  清水 マリ ,  野本 勉
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991323498
Publication number (International publication number)：1993158070
Application date： Dec. 09, 1991
Publication date： Jun. 25, 1993
Summary：

【要約】【目的】 液晶ディスプレイの下基板であるTFTアレイのITOエッチャントによるドレイン線等や端子部の断線をなくし、線欠陥を防止する。【構成】 透光性絶縁基板上に、ゲート電極、ゲート絶縁膜、アモルファスシリコン半導体層、ソース・ドレイン電極、表面保護膜、透明電極よりなるアモルファスシリコン薄膜トランジスタアレイを有するアクティブマトリックス液晶ディスプレイの下基板の製造方法において、表示用電極であるITO膜を成膜する際、ディスプレイの画面となる部分31以外の領域32は被着防止用マスク33で覆い、成膜する工程と、次いで、ディスプレイの画面以外はレジストで被膜し、ITO膜のエッチングを行う工程とを施す。

Claim (excerpt)：

透光性絶縁基板上に、ゲート電極、ゲート絶縁膜、アモルファスシリコン半導体層、ソース・ドレイン電極、表面保護膜、透明電極を含むアモルファスシリコン薄膜トランジスタアレイを有するアクティブマトリックス液晶ディスプレイの下基板の製造方法において、(a)表示用電極であるITO膜を成膜する際、ディスプレイの画面となる部分以外は被着防止用マスクで覆い、成膜する工程と、(b)ディスプレイの画面以外はレジストで被膜し、ITO膜のエッチングを行う工程とを施すことを特徴とするアクティブマトリックス液晶ディスプレイの下基板の製造方法。

IPC (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1343