Pat
J-GLOBAL ID：200903051869927430
半導体メモリ装置
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992067807
Publication number (International publication number)：1994068693
Application date： Mar. 26, 1992
Publication date： Mar. 11, 1994
Summary：
【要約】【目的】冗長メモリセルブロックとの置換による救済率を上げると共に、切換え回路のヒューズの数を低減してチップ面積の縮小をはかる。【構成】各メモリセルブロック11〜1nとそれぞれ対応する冗長メモリセルブロック21〜2nを設ける。メモリセルブロック11〜1nの中に不良のメモリセルが存在するとき、この不良のメモリセルが存在するメモリセルブロックのサブブロックSBを対応する冗長メモリセルブロックと置換する切換え回路4を設ける。
Claim (excerpt)：
複数ビット並列入出力形式の入出力データの各ビットとそれぞれ対応して設けられ、それぞれ複数のメモリセルが配列されたサブブロックを複数備え選択された前記メモリセルへのデータの書込み及びこのメモリセルからのデータの読出しを行う複数のメモリセルブロックと、アドレス信号に従って前記各メモリセルブロックの所定のメモリセルを選択するアドレス選択回路と、前記各メモリセルブロックとそれぞれ対応して設けられ対応する前記メモリセルブロックに不良のメモリセルが存在するときこの不良のメモリセルが存在するサブブロックに代ってデータの書込み,読出しを行う複数の冗長メモリセルブロックと、前記各メモリセルブロックの各サブブロックをプログラムするためのプログラム素子を備え前記複数のメモリセルブロックのうちに不良のメモリセルが存在するときこの不良のメモリセルが存在するメモリセルブロックのサブブロックのアドレスを前記プログラム素子によりプログラムしておき前記アドレス信号がこのプログラム素子によりプログラムされたアドレスを指定したとき前記不良のメモリセルが存在するメモリセルブロックのサブブロックをこのメモリセルブロックと対応する冗長メモリセルブロックに置き換える切換え回路とを有することを特徴とする半導体メモリ装置。
IPC (2)：
G11C 29/00 301
, G11C 11/401
Cited by examiner (6)
Show all
Return to Previous Page
