Pat

J-GLOBAL ID：200903051908238132

半導体素子の製造方法

Inventor： 下川 公明
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993223264
Publication number (International publication number)：1995078871
Application date： Sep. 08, 1993
Publication date： Mar. 20, 1995
Summary：

【要約】【目的】 コンタクトの形成のためのエッチングが一工程で済むように層間絶縁膜を形成し、量産性を損なわずに、素子の集積度を高め、しかも信頼性の高い半導体素子の製造方法を提供する。【構成】 半導体素子の製造方法において、第1の配線導体102上に1層の層間絶縁膜103を形成する工程と、該1層の層間絶縁膜103上にレジストマスク104を形成する工程と、前記第1の配線導体102のエッチング速度と前記1層の層間絶縁膜103のエッチング速度とがほぼ同じになるエッチング方法でコンタクトホール105を形成し、該コンタクトホール105の底面106を面一に形成する工程と、前記レジストマスク104を除去後、第2の配線導体107を形成する工程とを施す。

Claim (excerpt)：

(a)第1の配線導体上に1層の層間絶縁膜を形成する工程と、(b)該1層の層間絶縁膜上にレジストマスクを形成する工程と、(c)前記第1の配線導体のエッチング速度と前記1層の層間絶縁膜のエッチング速度とがほぼ同じになるエッチング方法でコンタクトホールを形成し、該コンタクトホールの底面を面一に形成する工程と、(d)前記レジストマスクを除去後、第2の配線導体を形成する工程とを施すことを特徴とする半導体素子の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/302 ,  H01L 21/3213

FI (3)：

H01L 21/90 B ,  H01L 21/302 Z ,  H01L 21/88 C