Pat

J-GLOBAL ID：200903051926268960

カラー液晶表示素子及びこれを用いたカラー液晶表示装置

Inventor： 小村 真一 ,  伊東 理 ,  檜山 郁夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高田 幸彦 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996120187
Publication number (International publication number)：1997304791
Application date： May. 15, 1996
Publication date： Nov. 28, 1997
Summary：

【要約】【課題】コスト低減に結び付くカラー液晶表示素子を提供する。【解決手段】カラー液晶表示素子は、下側基板91、絶縁層56、シアン画素電極51、シアンPDLC層61、第1共通電極54、マゼンダPDLC層62、マゼンダ画素電極52、絶縁層56、第2共通電極55、イエローPDLC層63、イエロー画素電極53、上側透明基板92が順に多層構造に積層してなる複数個の画素1からなり、下側基板91は、各PDLC層に対応している当該基板の同一面上に1層構造で形成した3個のTFTを有し、各画素電極は、各TFTのソース電極にそれぞれ対応して、かつ各共通電極は各TFTのドレイン電極にそれぞれ対応して、4種類のスルーホールを介し接続されている。

Claim (excerpt)：

複数個の画素が、行・列方向に配置されているカラー液晶表示素子であって、該画素は、第1の液晶を第1の画素電極と第1の共通電極とで挟持した第1の液晶層と、第2の液晶を第2の画素電極と第2の共通電極とで挟持した第2の液晶層と、第3の液晶を第3の画素電極と第3の共通電極とで挟持した第3の液晶層と、前記第1,第2,第3の液晶層を挾持する第1の基板及び第2の基板とを積層したものであり、前記基板のどちらか一方は、前記各液晶層に対応し、当該基板の同一面上に形成した1画素につき3個の薄膜トランジスタを有し、前記第1,第2,第3の画素電極は、前記各薄膜トランジスタのソース電極に接続手段を介しそれぞれ接続されていることを特徴とするカラー液晶表示素子。

IPC (4)：

G02F 1/136 500 ,  G02F 1/1333 ,  G02F 1/1335 520 ,  G02F 1/1343

FI (4)：

G02F 1/136 500 ,  G02F 1/1333 ,  G02F 1/1335 520 ,  G02F 1/1343