Pat
J-GLOBAL ID：200903051956051354
半導体装置検査プローブ
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993244385
Publication number (International publication number)：1995113842
Application date： Sep. 30, 1993
Publication date： May. 02, 1995
Summary：
【要約】【目的】LSIの検査工程において使用するLSI上の接点と検査機器との導通を確保するための接触性の良好なプローブの構造に関する。【構成】このプローブ構造は基板上に形成されており、その基板120は検査の対象となる半導体装置に前記プローブ構造を対向・接触させたときに前記半導体装置上に配置されている接点パッド210と位置的に整合するように形成された複数のキャビテイ140を有し、このキャビテイ140は弾力性を有する少なくとも一種の薄膜130で被覆され、さらに、このキャビテイの直上に位置する薄膜上に形成されている導電性の突出部101とその突出部に接続された導電性のリード部110からなるものである。
Claim (excerpt)：
半導体装置を検査するためのプローブ構造であって、基板と、前記基板に形成されたキャビテイ上の少なくとも一部と前記基板とを被覆する有機被膜と、前記有機被膜上に形成され、検査の対象となる半導体装置に前記プローブ構造を対向・接触させた時に前記半導体装置上に配置されているコンタクトパッドと接触する位置であって、かつ、前記キャビテイの直上に配置されている導電性の突出部と、前記突出部に接続されている導電性のリード部と、を含むプローブ構造。
IPC (3)：
G01R 31/26
, G01R 1/073
, H01L 21/66
