Pat

J-GLOBAL ID：200903052042653034

パワー半導体素子

Inventor： フリートヘルム バウアー
Applicant, Patent owner： アーベーベー マネージメント アクチェンゲゼルシャフト
Agent (1)： 中村 稔 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996260057
Publication number (International publication number)：1997116152
Application date： Oct. 01, 1996
Publication date： May. 02, 1997
Summary：

【要約】【課題】 低いフォワード抵抗を有するにもかかわらず、簡易、且つ、コスト競争的方法で製造され得る、新規なパワー半導体素子を提供すること等。【解決手段】 本発明によるパワー半導体素子では、半導体基板に組み込まれたトラフ領域、好ましくは、p+ -ドープ・トラフ領域のホール引出し効率が、非導電性の埋込み層によって減少される。この処理は、部材の全厚みにおける電荷ッキャリア密度を増大させるという効果を有する。このため、より低いフォワード抵抗が得られる。

Claim (excerpt)：

パワー半導体素子において、(a) 第1と第2の主面によって境界付けされている第1の導電タイプの半導体基板(1)と、(b) 前記第1の主面から半導体基板(1)中に組み込まれた、前記第1の導電タイプとは反対の第2の導電タイプの複数のトラフ領域(2)と、を備え、(c) 前記第1の主面から第2の主面を見た軸方向にトラフ領域(2)が半導体基板(1)と没入されている領域において、第2の導電タイプの電荷キャリアが半導体基板(1)からトラフ領域(2)中へ前記軸方向と反対に流れることはできるだけ防止するが、前記軸方向に対して実質的に直角に延びる横方向に前記電荷キャリアが流れることは許す手段(3)が設けられている、ことを特徴とするパワー半導体素子。

IPC (2)：

H01L 29/78 ,  H01L 29/74

FI (3)：

H01L 29/78 655 E ,  H01L 29/74 N ,  H01L 29/78 654 Z