Pat

J-GLOBAL ID：200903052107414970

演算処理回路

Inventor： 松井 聡
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991238428
Publication number (International publication number)：1993080978
Application date： Sep. 18, 1991
Publication date： Apr. 02, 1993
Summary：

【要約】【目的】 本発明は乗算回路や積算回路等の演算処理回路に関し、簡易構成で高速処理を行うことを目的とする。【構成】 レジスタ4に丸めデータを格納し、丸めデータに基づくaビットの補正値データBと、積和演算後のaビットのデータAとを加算器1により加算してaビットのデータCを得る。このデータCからセレクタ3によりdビット(d<a)のデータDを抜き出す。

Claim (excerpt)：

所定ビット数のデータを丸め処理するための丸めデータを予め格納する格納手段(4)と、前記所定ビット数のデータに、該格納手段(4)に格納された該丸めデータに基づく補正値データを加算する加算手段(1)と、該加算手段により加算されたデータより、任意のビット数のデータを抜き出す選択手段(3)と、を有することを特徴とする演算処理回路。