Pat

J-GLOBAL ID：200903052114906765

半導体素子の製造方法

Inventor： 大友 篤
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992278728
Publication number (International publication number)：1994132243
Application date： Oct. 16, 1992
Publication date： May. 13, 1994
Summary：

【要約】【目的】 本発明は、半導体素子において金属珪化物層(サリサイド)を形成する方法に関するもので、基板表面に生じた残留汚染物が基板中に取り込まれて、集積回路性能が悪化することを防ぐことを目的とするものである。【構成】 前記目的のため本発明は、自然酸化膜8を除去する工程の前に、表面残留汚染物11を不活性ガス中でのランプ加熱により放出するようにしたものである。

Claim (excerpt)：

半導体基板上に、金属珪化物層を形成する製造方法において、(a)半導体基板上に、ゲート電極、ソース・ドレイン層などの回路素子を形成した後、不活性ガス雰囲気中でランプ加熱して、前記回路素子を形成した際に生じた残留汚染物を放出させる工程、(b)前記工程後、前記基板を大気にさらすことなく、続いて不活性ガスイオンプラズマ中でスパッタエッチングにより、前記回路素子形成の際に形成された自然酸化膜を除去する工程、(c)続いて、前記基板を大気にさらすことなく、高融点金属を該基板上に堆積させ、金属珪化物層を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

IPC (6)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/26 ,  H01L 21/324 ,  H01L 21/336 ,  H01L 29/784